SVA: The Power of Assertions in SystemVerilog (eBook)

SVA: The Power of Assertions in SystemVerilog (eBook)

Prezzo:
€ 102,95
Compra EPUB
Prezzo:
€ 102,95
Compra EPUB

Formato

:
EPUB
Cloud: Scopri di più
Lingua: Inglese
Editore: Springer
Collana: Engineering (R0)
Codice EAN: 9783319071398
Anno pubblicazione: 2014
Scopri QUI come leggere i tuoi eBook

Note legali

NOTE LEGALI

a) Garanzia legale, Pagamenti, Consegne, Diritto di recesso
b) Informazioni sul prezzo
Il prezzo barrato corrisponde al prezzo di vendita al pubblico al lordo di IVA e al netto delle spese di spedizione
Il prezzo barrato dei libri italiani corrisponde al prezzo di copertina.
I libri in inglese di Libraccio sono di provenienza americana o inglese.
Libraccio riceve quotidianamente i prodotti dagli USA e dalla Gran Bretagna, pagandone i costi di importazione, spedizione in Italia ecc.
Il prezzo in EURO è fissato da Libraccio e, in alcuni casi, può discostarsi leggermente dal cambio dollaro/euro o sterlina/euro del giorno. Il prezzo che pagherai sarà quello in EURO al momento della conferma dell'ordine.
In ogni caso potrai verificare la convenienza dei nostri prezzi rispetto ad altri siti italiani e, in moltissimi casi, anche rispetto all'acquisto su siti americani o inglesi.
c) Disponibilità
I termini relativi alla disponibilità dei prodotti sono indicati nelle Condizioni generali di vendita.

Disponibilità immediata
L'articolo è immediatamente disponibile presso Libraccio e saremo in grado di procedere con la spedizione entro un giorno lavorativo.
Nota: La disponibilità prevista fa riferimento a singole disponibilità.

Disponibile in giorni o settimane (ad es. "3-5-10 giorni", "4-5 settimane" )
L'articolo sarà disponibile entro le tempistiche indicate, necessarie per ricevere l'articolo dai nostri fornitori e preparare la spedizione.
Nota: La disponibilità prevista fa riferimento a singole disponibilità.

Prenotazione libri scolastici
Il servizio ti permette di prenotare libri scolastici nuovi che risultano non disponibili al momento dell'acquisto.

Attualmente non disponibile
L'articolo sarà disponibile ma non sappiamo ancora quando. Inserisci la tua mail dalla scheda prodotto attivando il servizio Libraccio “avvisami” e sarai contattato quando sarà ordinabile.

Difficile reperibilità
Abbiamo dei problemi nel reperire il prodotto. Il fornitore non ci dà informazioni sulla sua reperibilità, ma se desideri comunque effettuare l'ordine, cercheremo di averlo nei tempi indicati. Se non sarà possibile, ti avvertiremo via e-mail e l'ordine verrà cancellato.
Chiudi

Descrizione

This book is a comprehensive guide to assertion-based verification of hardware designs using System Verilog Assertions (SVA). It enables readers to minimize the cost of verification by using assertion-based techniques in simulation testing, coverage collection and formal analysis. The book provides detailed descriptions of all the language features of SVA, accompanied by step-by-step examples of how to employ them to construct powerful and reusable sets of properties. The book also shows how SVA fits into the broader System Verilog language, demonstrating the ways that assertions can interact with other System Verilog components. The reader new to hardware verification will benefit from general material describing the nature of design models and behaviors, how they are exercised, and the different roles that assertions play. This second edition covers the features introduced by the recent IEEE 1800-2012. System Verilog standard, explaining in detail the new and enhanced assertion constructs. The book makes SVA usable and accessible for hardware designers, verification engineers, formal verification specialists and EDA tool developers. With numerous exercises, ranging in depth and difficulty, the book is also suitable as a text for students.