Home > Ebook > Non fiction > Circuit technology co optimization of sram design in advanced cmos nodes

	Circuit-Technology Co-Optimization of SRAM Design in Advanced CMOS Nodes (eBook)

	Circuit-Technology Co-Optimization of SRAM Design in Advanced CMOS Nodes (eBook)
	Catthoor Francky, Liu Hsiao-Hsuan
	Catthoor Francky, Liu Hsiao-Hsuan

	Prezzo: € 149,75 Compra EPUB		Prezzo: € 149,75 Compra EPUB

	Formato :	EPUB

	Cloud:	Sì Scopri di più



	Lingua:	en


	Editore:	Springer

Codice EAN:	9783031761096
Anno pubblicazione:	2024
Scopri QUI come leggere i tuoi eBook
	Note legali NOTE LEGALI a) Garanzia legale, Pagamenti, Consegne, Diritto di recesso b) Informazioni sul prezzo Il prezzo barrato corrisponde al prezzo di vendita al pubblico al lordo di IVA e al netto delle spese di spedizione Il prezzo barrato dei libri italiani corrisponde al prezzo di copertina. I libri in inglese di Libraccio sono di provenienza americana o inglese. Libraccio riceve quotidianamente i prodotti dagli USA e dalla Gran Bretagna, pagandone i costi di importazione, spedizione in Italia ecc. Il prezzo in EURO è fissato da Libraccio e, in alcuni casi, può discostarsi leggermente dal cambio dollaro/euro o sterlina/euro del giorno. Il prezzo che pagherai sarà quello in EURO al momento della conferma dell'ordine. In ogni caso potrai verificare la convenienza dei nostri prezzi rispetto ad altri siti italiani e, in moltissimi casi, anche rispetto all'acquisto su siti americani o inglesi. c) Disponibilità I termini relativi alla disponibilità dei prodotti sono indicati nelle Condizioni generali di vendita. Disponibilità immediata L'articolo è immediatamente disponibile presso Libraccio e saremo in grado di procedere con la spedizione entro un giorno lavorativo. Nota: La disponibilità prevista fa riferimento a singole disponibilità. Disponibile in giorni o settimane (ad es. "3-5-10 giorni", "4-5 settimane" ) L'articolo sarà disponibile entro le tempistiche indicate, necessarie per ricevere l'articolo dai nostri fornitori e preparare la spedizione. Nota: La disponibilità prevista fa riferimento a singole disponibilità. Prenotazione libri scolastici Il servizio ti permette di prenotare libri scolastici nuovi che risultano non disponibili al momento dell'acquisto. Attualmente non disponibile L'articolo sarà disponibile ma non sappiamo ancora quando. Inserisci la tua mail dalla scheda prodotto attivando il servizio Libraccio “avvisami” e sarai contattato quando sarà ordinabile. Difficile reperibilità Abbiamo dei problemi nel reperire il prodotto. Il fornitore non ci dà informazioni sulla sua reperibilità, ma se desideri comunque effettuare l'ordine, cercheremo di averlo nei tempi indicati. Se non sarà possibile, ti avvertiremo via e-mail e l'ordine verrà cancellato. Chiudi
Descrizione Modern computing engines—CPUs, GPUs, and NPUs—require extensive SRAM for cache designs, driven by the increasing demand for higher density, performance, and energy efficiency. This book delves into two primary areas within ultra-scaled technology nodes: (1) advancing SRAM bitcell scaling and (2) exploring innovative subarray designs to enhance power-performance-area (PPA) metrics across technology nodes. The first part of the book utilizes a bottom-up design-technology co-optimization (DTCO) approach, employing a dedicated PPA simulation framework to evaluate and identify the most promising strategies for SRAM bitcell scaling. It offers a comprehensive examination of SRAM bitcell scaling beyond 1 nm node, outlining a structured research cycle that includes identifying scaling bottlenecks, developing cutting-edge architectures with complementary field-effect transistor (CFET) technology, and addressing challenges such as process integration and routing complexities. Additionally, this book introduces a novel write margin methodology to better address the risks of write failures in resistance-dominated nodes. This methodology accounts for time-dependent parasitic bitline effects and incorporates timing setup of write-assist techniques to prevent underestimating the yield loss. In the second part, the focus shifts to a top-down DTCO approach due to the diminishing returns of bitcell scaling beyond 5 Å node at the macro level. As technology scales, increasing resistance and capacitance (RC) lead designers to adopt smaller subarray sizes to reduce effective RC and enhance subarray-level PPA. However, this approach can result in increased inter-subarray interconnect overhead, potentially offsetting macro-level improvements. This book examines the effects of various subarray sizes on macro-level PPA and finds that larger subarrays can significantly reduce interconnect overhead and improve the energy-delay-area product (EDAP) of SRAM macro. The introduction of the active interconnect (AIC) concept enables the use of larger subarray sizes, while integrating carbon nanotube FET as back-end-of-line compatible devices results in macro-level EDAP improvements of up to 65% when transitioning from standard subarrays to AIC divided subarrays. These findings highlight the future trajectory of SRAM subarray design in deeply scaled nodes.

Seguici su: Come contattarci: +39 02 91435530 Tutti i contatti

Pagamenti Help Privacy Cookie policy Assistenza clienti Affiliazione

Condizioni generali di vendita Condizioni d'uso del sito Dichiarazione di Accessibilità

Informativa sulla garanzia legale di conformità Informativa sul diritto di recesso Informativa sul RAEE

o con la tua email

Dimenticato la password?

Questa casella indica che ho letto e accettato le condizioni d’uso di libraccio.it, le condizioni generali di vendita e l'informativa privacy. In mancanza, non è possibile attivare un account e/o ricevere i servizi di Libraccio.

Circuit-Technology Co-Optimization of SRAM Design in Advanced CMOS Nodes (eBook)

Circuit-Technology Co-Optimization of SRAM Design in Advanced CMOS Nodes (eBook)

NOTE LEGALI

a) Garanzia legale, Pagamenti, Consegne, Diritto di recesso

b) Informazioni sul prezzo

c) Disponibilità

Descrizione

Accedi a Libraccio.it

Nuovo Cliente?

Prosegui come ospite