Home > Ebook > Non fiction > Built in fault tolerant computing paradigm for resilient large scale chip design

	Built-in Fault-Tolerant Computing Paradigm for Resilient Large-Scale Chip Design (eBook)

	Built-in Fault-Tolerant Computing Paradigm for Resilient Large-Scale Chip Design (eBook)
	Li Xiaowei, Liu Cheng, Yan Guihai
	Li Xiaowei, Liu Cheng, Yan Guihai

	Prezzo: € 187,19 Compra EPUB		Prezzo: € 187,19 Compra EPUB

	Formato :	EPUB

	Cloud:	Sì Scopri di più



	Lingua:	en


	Editore:	Springer

Codice EAN:	9789811985515
Anno pubblicazione:	2023
Scopri QUI come leggere i tuoi eBook
	Note legali NOTE LEGALI a) Garanzia legale, Pagamenti, Consegne, Diritto di recesso b) Informazioni sul prezzo Il prezzo barrato corrisponde al prezzo di vendita al pubblico al lordo di IVA e al netto delle spese di spedizione Il prezzo barrato dei libri italiani corrisponde al prezzo di copertina. I libri in inglese di Libraccio sono di provenienza americana o inglese. Libraccio riceve quotidianamente i prodotti dagli USA e dalla Gran Bretagna, pagandone i costi di importazione, spedizione in Italia ecc. Il prezzo in EURO è fissato da Libraccio e, in alcuni casi, può discostarsi leggermente dal cambio dollaro/euro o sterlina/euro del giorno. Il prezzo che pagherai sarà quello in EURO al momento della conferma dell'ordine. In ogni caso potrai verificare la convenienza dei nostri prezzi rispetto ad altri siti italiani e, in moltissimi casi, anche rispetto all'acquisto su siti americani o inglesi. c) Disponibilità I termini relativi alla disponibilità dei prodotti sono indicati nelle Condizioni generali di vendita. Disponibilità immediata L'articolo è immediatamente disponibile presso Libraccio e saremo in grado di procedere con la spedizione entro un giorno lavorativo. Nota: La disponibilità prevista fa riferimento a singole disponibilità. Disponibile in giorni o settimane (ad es. "3-5-10 giorni", "4-5 settimane" ) L'articolo sarà disponibile entro le tempistiche indicate, necessarie per ricevere l'articolo dai nostri fornitori e preparare la spedizione. Nota: La disponibilità prevista fa riferimento a singole disponibilità. Prenotazione libri scolastici Il servizio ti permette di prenotare libri scolastici nuovi che risultano non disponibili al momento dell'acquisto. Attualmente non disponibile L'articolo sarà disponibile ma non sappiamo ancora quando. Inserisci la tua mail dalla scheda prodotto attivando il servizio Libraccio “avvisami” e sarai contattato quando sarà ordinabile. Difficile reperibilità Abbiamo dei problemi nel reperire il prodotto. Il fornitore non ci dà informazioni sulla sua reperibilità, ma se desideri comunque effettuare l'ordine, cercheremo di averlo nei tempi indicati. Se non sarà possibile, ti avvertiremo via e-mail e l'ordine verrà cancellato. Chiudi
Descrizione With the end of Dennard scaling and Moore’s law, IC chips, especially large-scale ones, now face more reliability challenges, and reliability has become one of the mainstay merits of VLSI designs. In this context, this book presents a built-in on-chip fault-tolerant computing paradigm that seeks to combine fault detection, fault diagnosis, and error recovery in large-scale VLSI design in a unified manner so as to minimize resource overhead and performance penalties. Following this computing paradigm, we propose a holistic solution based on three key components: self-test, self-diagnosis and self-repair, or “3S” for short. We then explore the use of 3S for general IC designs, general-purpose processors, network-on-chip (NoC) and deep learning accelerators, and present prototypes to demonstrate how 3S responds to in-field silicon degradation and recovery under various runtime faults caused by aging, process variations, or radical particles. Moreover, we demonstrate that 3S not onlyoffers a powerful backbone for various on-chip fault-tolerant designs and implementations, but also has farther-reaching implications such as maintaining graceful performance degradation, mitigating the impact of verification blind spots, and improving chip yield. This book is the outcome of extensive fault-tolerant computing research pursued at the State Key Lab of Processors, Institute of Computing Technology, Chinese Academy of Sciences over the past decade. The proposed built-in on-chip fault-tolerant computing paradigm has been verified in a broad range of scenarios, from small processors in satellite computers to large processors in HPCs. Hopefully, it will provide an alternative yet effective solution to the growing reliability challenges for large-scale VLSI designs.

Seguici su: Come contattarci: +39 02 91435530 Tutti i contatti

Pagamenti Help Privacy Cookie policy Assistenza clienti Affiliazione

Condizioni generali di vendita Condizioni d'uso del sito

Informativa sulla garanzia legale di conformità Informativa sul diritto di recesso Informativa sul RAEE

o con la tua email

Dimenticato la password?

Questa casella indica che ho letto e accettato le condizioni d’uso di libraccio.it, le condizioni generali di vendita e l'informativa privacy. In mancanza, non è possibile attivare un account e/o ricevere i servizi di Libraccio.

Built-in Fault-Tolerant Computing Paradigm for Resilient Large-Scale Chip Design (eBook)

Built-in Fault-Tolerant Computing Paradigm for Resilient Large-Scale Chip Design (eBook)

NOTE LEGALI

a) Garanzia legale, Pagamenti, Consegne, Diritto di recesso

b) Informazioni sul prezzo

c) Disponibilità

Descrizione

Accedi a Libraccio.it

Nuovo Cliente?

Prosegui come ospite